随着技术的进步,光子集成电路(PIC)在规模和复杂性上正在迅速扩展,现代设计集成了数千个组件。 然而,光子学的模拟自定义布局性质,曲线波导结构和单层路由资源施加了严格的物理约束,例如最小弯曲半径和波导交叉处罚,这使得手动布局成为事实上的标准。 这个手动过程需要数周才能完成,并且容易出错,这对于大型PIC系统来说基本上是无法扩展的。 现有的自动化解决方案已经采用了在具有数十个组件的小型基准上采用力导向放置,具有有限的可操作性和可扩展性。 为了填补电子光子设计自动化(EPDA)工具链中的这一根本空白,我们提出了第一个GPU加速的路由知情放置框架。 它具有非对称弯曲感知线长功能,具有波导路由拥塞和可路由最大化的交叉点的显式建模。 同时,使用条件投影来逐步执行各种用户定义的布局约束,包括对齐,间距等。 这种受限的优化通过自定义块式自适应 Nesterov 加速优化器加速和稳定,确保稳定和高质量的收敛。 与现有方法相比,我们的方法可以为大规模PIC生成高质量的布局,在几分钟内所有基准的平均路由成功率为94.79%。 通过将放置与物理感知路由紧密耦合,我们的方法为自动化PIC设计建立了新的范式,将智能、可扩展的布局合成带到下一代EPDA的最前沿。 我们的代码是开源的https://github.com/ScopeX-ASU/Apollo。