YAP+: Pad-Layout-Aware Yield Modeling and Simulation for Hybrid Bonding
Zhichao Chen, Puneet Gupta
三维(3D)集成继续推进摩尔定律,促进密集的互连和启用多层系统架构。 在各种集成方法中,Cu-Cu混合粘接已成为实现芯片集成中高互连密度的领先解决方案。 在这项工作中,我们介绍了YAP +,这是一个专门为晶圆到晶圆(W2W)和模对晶(D2W)混合粘合工艺量身定制的产量建模框架。 YAP+包含一套全面的产量影响失效机制,包括覆盖层错位,粒子缺陷,Cu凹陷变化,表面粗糙度和Cu垫密度。 此外,YAP+支持垫布局感知产量分析,考虑任意2D物理布局模式的关键,冗余和虚拟垫。 为了支持实际评估,我们开发了一个开源产量模拟器,证明我们的近分析模型与模拟精度相匹配,同时在运行时实现了超过1000倍的加速。 这种性能使YAP+成为共同优化包装技术、装配设计规则和系统级设计策略的宝贵工具。 除了W2W-D2W比较之外,我们还利用YAP +来研究不同垫类型的垫布局模式,粘合间距和垫比的影响,并探索战略性放置冗余垫复制品的好处。
Three-dimensional (3D) integration continues to advance Moore's Law by facilitating dense interconnects and enabling multi-tier system architectures. Among the various integration approaches, Cu-Cu hybrid bonding has emerged as a leading solution for achieving high interconnect density in chiplet integration. In this work, we present YAP+, a yield modeling framework specifically tailored for wafer-to-wafer (W2W) and die-to-wafer (D2W) hybrid bonding processes. YAP+ incorporates a comprehensive s...